d触发器说明-几种D触发器原理

d触发器(几种D触发器原理)，57G游戏网给大家带来详细的d触发器(几种D触发器原理)介绍，大家可以阅读一下，希望这篇d触发器(几种D触发器原理)可以给你带来参考价值。

课程作业课程名称：集成电路学 院： 计算机与信息学院专 业： 电子科学与技术学 号： 151307010005姓 名：徐娟手机号码： 15705186952任课老师：王峰D 触发 器 基本简介: 一、 基本要求 1. 有两个稳定2. 能够接收、二、 现态和次态 1. 现态： 触2. 次态： 触三、 分类 1. 按电路结2. 按逻辑功3. 其他：TT器 的原理及集成电路设计分 析定的状态(0、1)d触发器，以表示存储内容。 保存和输出信号。 触发器接收输入信号之前的状态 触发器接收输入信号之后的状态 结构和工作特点：基本、同步、边沿功能分： RS 、 JK 、 D 和 T ( T )。 TL 和 CMOS，分立和集成。 析 。 1. 基本触发器 1.1 有与非门组成1.2 工作原理 成电路及符号 与非门组成的基本 状态翻转过程需要0  1，延迟时间的宽度和周期很小简化波形图：设触本 RS 触发器特性表要一定的延迟时间： 如 1  0，延迟间为 t PLH 。

由于实际中翻转延迟时间小，故可视为 0 触发器初始状态为 0迟时间为 t PHL ； 间相对于脉冲1.3 现态、次态、1) 现态和次现态 Qn ：次态 Qn＋1 ：2) 特性表和特性表：1.4 集成基本触发1) CMOS 集成1. 由与非 TG 输出特性表和特性方程 次态： 触发器接收输入信号之前的状态。 ：触发器接收输入信号之后的新状态特性方程简化特性表 发器 成基本触发器 非门组成：CC4044 出控制门 态。CMOS 集成基三态 RS 锁存触发器当使能控制端信号 EN出端 Q 为高阻态。 1.5 TTL 集成基1) 由与非门(a) 74279、74LS279 芯片基本 RS 触发器 CC4044 器特性表：特性方程：N=1 时传 输门工作，EN=0 时传输门被本触发器 组成： (b)片 中集成了两个(a)电路和两个(b)电 被 禁止，输电路共四个触发单元。 2. 同步触发器 同步 RS 触发器：触发受时钟脉冲( CP ) 的控CP : 等周期、等幅的基本 RS 触发器： S-同步触发器包括同步1) 电路组成 电路 2) 工作原理 当 CP=0 时d触发器， 当 CP=1 时，该触发器与基本 3) 特性表C S    R S发器的工作状态不仅受输入端(R,S)控控制。

的脉冲串 。 - 直接置位端； R- 直接复位端。(不受步 RS 触发器和同步 D 触发器。曾用逻辑符号国际逻 RS 触发器功能相同特性方程S S CP    1 R CP R     11   Rn nQ Q   1控制，而且还受 CP 控制) 逻辑符号R主要特点: 1. RS 之间有约束 2.时钟电平控制:CP=（抗干扰能力有所增2.1. 同步 D 触发器 1) 电路组成及特简化电路：省掉反2) 主要特点 时钟电平控制下降沿到来时2.2. 集成同步 D 触发1) 电路组成 2) TTL 集成同步两个或非门构成了=1 期间接受输入信号；CP=0 期间输出强） 特性方程 (CP=1 期间有效) 反相器。 制，无约束问题；CP=1 时跟随。 时锁存 发器特性方程： D 触发器 了基本的RS触发器，两个与门是R,S的D R D S   ,n nQ R S Q   1nDQ D   D  (1Q n ) (1 n nQ Q   n nQ R S Q   1 出保持不变。的传输通道，)1D  nDQ D    D  受 CP 脉冲控制，当 CP=0 时与门 2.3. 边沿触发器 1) 边沿 D 触发器电路曾用符号2) 工作原理 (1)接收信号:CP=1 主(2)输出信号:CP=0 主确定。

下降沿SGD Q n   1被锁存 路组成和逻辑符号国际符号电路组成主触发器接收输入信号主触发器主触发器保持不变；从触发器由 CP 到沿时刻有效 , S D R S D   3 4G G 、D Q n   1M 器跟随 D 变化 到来之前的 QnM 2.4. 集成边沿 D 触发1) TTL 边沿 D 触发符号 边沿 D 触发器主要抗干扰能力极强；2) CMOS 边沿 D 触符号发器 发器引出功能端特性表 要特点 CP 的上升沿(正边沿)或下降(负只有置 1 和置 0 功能。 触发器 引出功能端 负边沿)触发 1. 集成 CMOS 触发器的工作原理 CMOS 主要是以双锁存器组成的主从 D 触发器和 JK 触发器。随着 CMOS集成电路集成度与速度的不断提高,功耗成为制约 CMOS 集成电路发展的一个重要因素。为了降低功耗,出现了 CMOS 双边沿 D 触发器的研究。 2. CMOS 触发器由锁存器组成 为此先讨论 CMOS 锁存器的工作原理.CMOS 锁存器可以用 CMOS 传输门和CMOS 两级反向器组成正反锁电路构成,如图(1)(2)所示.图中锁存器的输入信号,时钟(控制)信号和状态变量分别用 D,CP, 和 Q 表示.如图(1)(2)所示的锁存器的状态方程分别为 图一锁存器两种电路图 图 a 时钟信号 cp 的下降沿(1 到 0)锁存 图 b 时钟信号 cp 的下降沿(0 到 1)锁存 由状态方程式(1)和式(2)可见,图 1 (a)所示的锁存器在 CP=1 时接受输入信号 D 的值,在 CP=0 时锁存 Q 的值;图(b)所示的锁存器在 CP=0时接受输入信号 D 的值,在 CP=1 时锁存 Q 的值。

但是它们在接受输入(1)(2)CP CPCP CPQ D QQ D Q  信号 D 的值期间,要求 D 信号的值保持不变;否则,若 D 信号发生了变化,Q 的电平也跟随 D 变化。 为了实现一次状态转换,常用的方法是将图 1 中的两个锁存器级联起来构成主从 D 触发器.图 2 所示出了 CMOS D 触发器的一种结构,其中以图(b)所示电路做主触发器( ) ,以图(a)所示电路作从触发器( )既 Q,原图中(a), (b)中的反相器以或非门代替,以便插入异步(直接)置位S 和复位R 端.显然,该触发器是一个上升沿触发的D触发器,其状态方程表示为 Q=D(CP 上升沿时刻有效) (3) 图中分别为异步置位和复位端均为低电平有效,不受 CP 控制。 图(2)具有异步置位复位功能的主从 D 触发器 CMO 主从 D 触发器实质是使主触发器处于锁存状态时输出端与从触发器的输入端接通，而主触发器处于接受状态时,其输出端应与从触发器的输入端隔离 MQSQD D S R 、 、

总结：以上内容就是针对d触发器(几种D触发器原理)详细阐释，如果您觉得有更好的建议可以提供给57G游戏网小编，d触发器(几种D触发器原理)部分内容转载自互联网，有帮助可以收藏一下。